• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1980001966A1
    申请号:PCT/JP1980/000036
    申请日:1980-02-29
    公开日:1980-09-18
    发明作者:Y Hirano
    申请人:Fujitsu Ltd；Y Hirano；
    IPC主号:H01L24-00
    专利说明:
    [0001] 明 細 書
    [0002] 発明 の名称
    [0003] 半導体装置
    [0004] 技術分野
    [0005] 本発明 は半導体装置 に 関 し、 特 に素子収容容器 ( パ ケ ー ジ ） 内 にお い て半導体素子が固着さ れま た該半導体素子か ら導出 さ れ る リ 一 ド線が接続さ れ る 金属化層 （ メ タ ラ イ ズ.層 ) の構成 に関す る 。 m 技術
    [0006] ガ リ ウ ム ' 砒素 （ G a A s ：) あ る いは ィ ン ジ.ゥ ム · 燐 （ I n P _) 等の 化合物半導体材料 ¾ 用 て 構成さ れ る半導体素子は、 シ リ コ ン （ S i ) を 用 て構成さ れ る半導体素子 に比菽 して よ 高 周波数域 にお て 使用可能で あ る こ と か ら 多用 さ れ る 方向 に あ る 。
    [0007] こ れ ら の G a A s あ る は I n B等の ィ匕合物半.導体材 料を用 い て構成 れ る半導体素子 にあ っ て は、 半導 体.基板が半絶緣性を有す る 化合物半導体で あ り その 表面に形成-さ ね た能動層 に シ ョ ッ ト キ 一 バ リ ア ト ラ ン ジ ス タ等の.活性領域力 ..構成さ れ る 。 したが っ て、 こ の よ う る半導体素子 に あ っ て は半導体素子表面の 活性領域に ¾ 電位例えば接地電位に接続す る ため の電極を設け る こ と が必要 と さ れ る 。 そ して該半導 体素子の接地用の m極は当該半導体素子が収容さ れ る 素子収容容器内 にお て接地用 ¾極ま たは-該電極 かも延び基板表面 形成さ れ る メ タ ラ イ ズ層 に リ 一
    [0008] OMPI
    [0009] , WIPO" ド線を介 して接続さ れる 。
    [0010] ま た、 該半導体素子は、 素子収容容器内の基板表 面に形成され る メ タ ラ イ ズ層 に適当 ¾鐡材を用 て 固着され る 。
    [0011] 第 1 図及び第 2 図は、 こ の よ う ¾ 化合物半導体か ら構成さ れる マ イ ク ロ 波用 GaAs電界効果 ラ ン ジ ス タ 素子を気密封止す る素子収容容器の従来構造を 開示 して る 。
    [0012] 図 に お て 、 ：！ 1 は ア ル ミ ナ （ A12 03 ) 等 の セ ラ ミ ッ ク材カゝ ら構成さ れ る絶縁基板であ る 。
    [0013] 該絶録基板 1 1 の一方の主面には、 モ リ: ブ デ ン （ o) — マ ン ガ ン （Mn ) あ る は タ ン グス テ ン ( W ) を基 材 と しその表面金 （ Au ) メ ク キ等が れて構成さ れ る メ タ ラ ィ ズ層が選択的に形成さ'れ. 半.導,体素子 1 2 が搭载固着さ れ る メ タ ラ ィ. ズ層 1 、 及び該半
    [0014] >導体素子 1 2 の電極か ら導出され る例え H 等の リ 一 ド瀕 1 4Γ が接続され.る メ タ ラ ィ ズ層 5 ， 1 6
    [0015] '力 構成--さ れ る. 。 .- ：·· , ■ ；-. -- ま た該絶緣基板 ： I 1 の他方の一主面には該 ¾緣基板 1. 1. <D側.面 経由 て.前記 メ タ.'ラ イ ズ層 1,· 3, , .1 5 及び Γ 6 が爾在'さ れ、 該.メ タ ラ イ ズ 延在部に コ パ 一ル'等力 ら-精成さ れ る外部接続 S子 i 7 ， 1:: 7', 1 8
    [0016] 1 9 が銀饑、等に よ 接続固着され る.。
    [0017] そ して該絶緣基板 1 1 の前記一方の主面上には半 導体素子 1 2 ¾囲 繞し、 該絶緣基板 1 1 露出表面の
    [0018] O PI —部及び メ タ ラ イ ズ層 1 3 ， 1 5 及び 1 6 の一部を
    [0019] •覆 っ て セ ラ ミ ク ク 材か ら搆成さ れ る枠体 （ 気密封止 用枠体 ） 2 0 が配設固着さ れ て る る 。 そ して更 に該 枠体 2 0 の開 口部 ¾覆 っ て コ バ ー ル等の金属 あ る い は ゼ ラ ミ ク ク 材か ら耩成 さ れ る キ ヤ ジ ブ （ 蓋 ； 図示 せず ） が固着さ れ、 メ タ ラ イ ズ層 1 3 上に固着さ れ た前記半導体素子 1 2 は気密圭寸止さ れて る 。 . こ の よ う る 構造を有する 半導体装置に ·あ つ て：は .、 第 3 図 に拡大 して示す よ う に、 メ タ ラ イ ズ層 1 3 に 半導体'素子 1 2 ¾ M -Mす る 際、 ..金 （ An ) ——錫 ( S n ) 等の鐵材 2 1 を使用 す る 。 こ の時該:鎩材 2 1 はペ レ ツ ト 状態か ら一且溶融状態 と さ れ る ため半導体素子 1 2 -の周西の メ タ ラ ィ ズ層 1 3 上に広 範囲 に わた Lて -流:動 じ易い 。
    [0020] ' : 従-つ' て該半導体素子の '電極 ¾該 メ タ ラ イ ズ層 1 3 に接続する 必要 あ る場合、 す わ ち半導体 *子が えば G a A s 電界効果 ト ラ ン ジ ス タ で あ っ てそ O ソ ,— ス電極を当該 メ タ ラ イ ズ層 1 3 に接続 _ て'接地 し ; う と す る場合等 :は、 該半導体-素 の ソ ース 電極 2 , 2 がら導出 され ^ ；一 I 線 2 3 ； ' ^ メ タ ラ イ ズ層 1 3 ベ接続 し よ う とす る と.、 : 該 リ ー ド璩 2 3 ；- 2 3 ' ¾延長 て'鐵 2 1 の拡'が 部 ¾避けて該 メ タ ラ ィ ズ層 1 3 Λ、の接続 ¾行 ¾ わ ¾ ければ ら い 。 ：- ：- '
    [0021] し：^ も かか る リ ー ド線接続後、 佝 らかの原因で当 該 半導体装置が高温に された場合には、 鎩材 2 1 が更 に流動 して拡大 し、 リ ー ド線 2 3 , 2 3 ' の メ タ ラ ィ ズ層 1 3 への接続箇所ま で至 ] 、 該 ー ド線の接 続強度を低下させた 、 時には該 リ ー ド線の断線を 生 じて しま う 。
    [0022] お第 3 図 にお て 、 2 4 は入力電極 ¾構成す る ゲー ト 電極、 2 5 は 出 力電極で あ る ド レ イ ン電極で あ ！） 、 2 6 , 2 7 は こ れ ら の電極 と 外部接続用 メ タ ラ イ ズ層 1 5 , 1 6 ¾接続す る リ ー ド線で あ る 。
    [0023] 前述の よ う る 現象を防止す る ため に、 リ ー ド線 2 3， 2 3 ' の メ タ ラ イ ス-層 1 3 への接続 ¾半導体素子 1 2 の 固着部分か ら十分 に遠ざけて行 ¾ お う と すれば、 当該 メ タ ラ イ ズ層 1 3 の拡大 ， 絶椽基板 1 1 の拡大 を招き 当該半導装置の大型化を招来 して しま う 。
    [0024] ま た、 半導体素子の 固着さ れ る メ タ ラ イ ズ層 を、 該 半導体素子か ら導出 さ れ る リ ー ド線が接続さ れ る メ タ ラ ィ ズ層 と分離す る こ と も 考え ら れ る が、 'この よ う 構成を と る と該半導体素子 固着さ れ る メ タ ラ ィ ズ層への金 メ ク キ処理が困難 と ¾ つ て しま う 。
    [0025] 発明の 開示 . ·
    [0026] 本発明 の 目 的は、 半導体素子が載置固着さ れ る メ タ ラ ィ ズ層への リ 一 ド襪の接続を 良好に行 る う こ と がて き る *造を有す る半導体装置 ¾提供す る こ と に あ 。
    [0027] 本発明 の他の 目 的 は、 半導体素子が載置固着き れ る
    [0028] 0： > - O PI
    [0029] A,„ WIPO . メ タ ラ ィ ズ層へ該半導体素子の電極か ら 導出 さ れ る リ ― ド線を 良好に接続す る こ と がて き る構造 ¾有す る半導体装置を提供す る こ と に あ る 。
    [0030] 本発明 の他の .目 的は、 半導体.'素子が載置固着さ れ る メ タ ラ イ ズ層へ該半導体素子の電極か ら導出 さ れる
    [0031] V 一 ド襪が接続さ れ る耩 '造 ¾ よ 小型に実現す る こ と がで き る半導体装置 ¾提供す る こ と に あ る 。
    [0032] 本発明 の他の 目 的 は、 半導体素子が载置固着さ れ る メ タ ラ イ ズ、層へ該半導体素子の駕極か ら 導 出 さ れ る リ ― ド線が接続さ れ る耩造 'を 高 信 '賴性を も つ て実 現す る こ と が で き る半導体装置 を提供す る こ と に あ る o
    [0033] 本発明 に よ れば、 絶縁基板、 該絶緣基板上に形成さ れ た メ タ ラ イ ズ層、 該 メ タ ラ イ ズ層上に鐵材に よ 固'着さ れ た半導体素子、 該半導体素子か ら 導出さ れ ft リ ― ド線及び該半導体素子 の周通 に配設 さ れた封 止部材 と を有す る 半導体装置に いて、 前記 メ タ ラ ィ ズ層は封止部材の 有す る 開 口 の 内 側にお て半導 体素子固着部 と リ ― ド線接続部と に分離さ れて る 半導体装置が提供さ れ る 。
    [0034] 図面の簡 '単 ¾ 説明
    [0035] 第 1 図 は、 従来の半導体装置の一例を示す平面図 て あ o
    [0036] 第 2 図 は、 第 1 図 に示す半導体装置の X - X ' 断面
    [0037] ¾示す断面図 で あ る 。 - 一 O PI 第 3 図 は、 第 1 図 に示す半導体装置 におけ る 、 半導 体素子の固着さ れた メ タ ラ イ ズ層及び該半導体素子 の電極か ら導出 さ れ た リ 一 ド線 接続さ れ た メ タ ラ ィ ズ層の構成を示す平面図 て あ る 。
    [0038] 第 4 図 は、 本発明 に よ る半導体装置の第 1 の実施例 におけ る 、 半導体素子が固着さ れ る メ タ ラ イ ズ層及 び該半導体素子の電極か ら導出 さ れる リ 一 ド線が接 続さ れ る メ タ ラ ィ ズ層の構成 ¾示す平面図 で あ る 。
    [0039] 5 図 は本発明 に よ る半導体装置の 第 1 の実施例の 構造を示す平面図 で あ る 。
    [0040] 第 6 図 は、 本発明 に よ る 半導体装置の第 2 の実施例 におけ る 、 半導体素子が固着さ れ る メ タ ラ イ ズ層及 び該半導体素子の電極か ら導 出 さ れ る リ 一 ド線が接 続さ れ る メ タ ラ イ ズ層 の構成 ¾示す平面で あ る 。 第 7 図 は、 本発明 に よ る半導体装置の第 2 の実施例 の構造を示す平面図 で あ る 。 ,
    [0041] 発明 を実施す る ための最良の形態
    [0042] 本発明 に よ れば、 絶緣基板 、 該絶緣基板上に形成 さ れた メ タ ラ ィ ズ層、 該 メ タ ラ イ ズ層上 に鐵材に よ U 固着さ れた半導体素子、 該半導体素子か ら導出 さ れた リ 一 ド弒及び該半導体素子の周 囲に配設さ れた 封止部材 と を有す る半導体装 ¾ に お て 、 前記 メ タ ラ ィ ズ層は封止部材の有す る 開 口 の 内側 において半 導体素子固着部 と - ド線接続部 と に分離さ れて い る 。 . '
    [0043] OMPI WIPO したが っ て 、 メ タ ラ イ ズ層上に半導体素子 を鐵材に よ っ て 固着 した後、 該 メ タ ラ イ ズ層 に リ ー ド線 を接 続す る場 合、 鏺材は分離領域及び封止部材 に よ つ て リ 一 ド鎳接続部 に流 れ込む こ と 阻止さ れ、 V - ド 線接続作業の容易化並び に接銃の .信頼性の 向上を屆 る こ と が て き る 。 .
    [0044] 以下本発明 を実施例 を も つ て詳細 に説明 す る 。 実施例 1
    [0045] 第 4 図及び第 5 図 に本発明 に よ る 半導体装 置の,第 1 の実施例 を示す 。 図 にお い て 、 前記 '第 1 図乃„至,第 3 図 と 同一箇所 に は同一番号 を付 して い る 。 ：第 4 図 は本発明 にかか る メ タ ラ イ ズ-層 の パ タ ー ン構成 を示 し、 ま た第 5 図は半導体素子及び気密封止用枠体等 が取付け ら れ た状態 ¾示す。
    [0046] 第 4 図 に示す如 く 、 本-発朋 に よ る半導体装置 に-あ つ ては、 セ ラ ミ ッ ク 材か ら構成さ れ る絶縁基 '板 1 1 上に形成さ れ、 GaAs 電界効杲 ト ラ ン 、ジ ス タ等の半 導体素子 1 2 が周着さ れ る タ ン グ ス テ ン （ W ) — 二 ク ケ ル （Ni ) — 金 （ Au) カ ら ¾ る メ タ ラ イ ズ層 1 3 に、 該 メ タ ラ イ ズ層 1 3 ¾ 素子固着部 1 3 — a と リ 一 ド線接続部 1 3 ― b に分籬す る 非 メ タ ラ イ ズ'都か ら る分離領域 4 .1 が配設さ れ る 。
    [0047] こ の よ う る メ タ ラ ィ ズ層の選択的 ¾ 形成は、 通常の シ ル ク ス ク リ ー ン法等に よ 行 う こ と がて き る 。 図示の如 く 、 該分離領域 4 1 は メ タ ラ イ ズ層 1- 3 を 半導体素子固着部近傍にお てのみ素子固着部 1 3 一 a と リ ー ド線接続部 1 3 — b と に離隔す る も の で あ っ て、 該 メ タ ラ イ ズ層 1 3 はその外部接続端子が 固着さ れ る 部分への延在部に あ つ ては一体化さ れて ^ る 。
    [0048] こ の よ う る 構成 に よ れば、 メ タ ラ イ ズ層 1 3 にお てその素子固着部 1 3 - a に金 — 錫等.の鎩材を用 て半導体素子 を固着 した場合、 かか る 固着時の加 熱 （ 材が金 一 錫で あ る場合、 2 9 0 〔 ° ( 〕 程に加 熱さ れ る 。 ）. 、 あ る いはその後の昇温例え ば気密封 止用枠体上に キ ヤ ツ ブ を固着す る場合等の加熱に よ つ て該鐵材 2 1 が流動状態に る っ て も 、 該鐵材 2 1 は該素子固着'部 1 3 — a カゝ ら メ タ ラ イ ズ層 1 3 — c 上へ流れ る に と どま 、 該 メ タ ラ イ ズ層 1 3 の リ ー ド線接続部 1 3 — b ま で流れ至 る こ と は ¾ 。
    [0049] 従 っ て 、 該素子固着部 1 3 — a に固着さ れた半導, 体素子、 例え ば G a A s 電界効果 ト ラ ン ジ ス タ の電極 ( ソ ー ス電極 ） か ら導出 さ れ る リ ー ド線は、 リ ー ド 線接続部 1 3 — b に容易 に接続す る こ と がで き 、 し か も 当該半導体装置の組立て後昇温を来'た して も 鐵 材 2 1 の流れに よ る該 リ ー ド線の接続強度の低下あ る いは断滁を招来 し ¾ 。
    [0050] そ して、 本発明の よ 好ま し 実施に あ た っ て は 第 5 図 に示さ れ る よ う にセ ラ ミ ツ ク 材力 ら耩成さ れ る気密封止用枠体 2 0 の 開 口寸法 （ 図示実施例に あ つ て は円形開 口 2 0 - a に け る直径 ） 及び分離領 域 4 1 の大 き さ を、 該枠体 2 0 の 内壁が メ タ ラ イ ズ 層 1 3 に設け ら れ る 分離領域 4 1 の 外側端 4 1 ― よ も 内側 （ 素子側 ） と る る よ う 決定す る 。 こ の よ う 構成 と すれ ば Λ メ タ ラ イ ズ層 1 3 — c 上を流れ た鐡材 2 1 は該枠体 2 0 の 内壁てその流れが完全に 阻止さ れ、 前述の如 き 該镍材の不要る 流れ に よ る 障 害の発生を よ ] 確実 に防止す る こ と がで き る 。
    [0051] 実 例 2
    [0052] 第 6 図及び第 7 -図 に本発明 に よ る 半導体装置の第 2 の実施例 ¾示す 。 図 に お て 、 前記第 1 図 乃至第
    [0053] ^x . 口
    [0054] 5 図 と 同一箇所 に は同 ― ¾ を付 して る 。 第 6 図 は本発明 にかか る メ タ ラ イ ス'層のパ タ ー ン構成を示 し、 ま た第 7 図 は半導体素子及び気密密封止用枠体 等が取付け ら れ た状態を示す
    [0055] 第 6 図 に示す如 く 、 本発明 に よ る-半-導体-装置 に あ つ て は、 絶縁基板 1 1 上に形成さ れ G a A s 電界効果 ト ラ ン ジ ス タ の半導体素子 1 2 が固着さ れ る メ タ ラ イ ズ層 1 3 ¾素子 蒼部 1 3 — a と リ 一 ド線接続 部 1 3 — b に分離す る非 メ タ ラ イ ズ部カゝ ら る分離 領域 6 1 が配設さ れ る o 図示の如 く 、 該分離領域 61 は メ タ ラ ィ ズ層 1 3 ¾半導体素子固着部近傍 に お い てのみ素子固着部 1 3 一 a と V 一 ド 接続部 1 3 - b と に離隔す る も の て つ し 、 該 メ タ ラ イ ズ層 1 3 はその外部接続端子が固着さ れ る部分への延在部に あ っ て は一体化さ れて い る 。
    [0056] この よ う 構成 に よ れば、 メ タ ラ イ ズ層 1 3 にお てそ の素子固着部 1 3 - a に金 — 錫等の鎩材 2 1 を用 て半導体素子を画着 した場合、 かか る周着時 の加熱 あ る いはその後の昇温 に よ っ て該鎩材 2 1 が 流動状態 に つ て も 、 該鐵材 2 1 は該素子固着部 1 3 — 3 カ ら メ タ ラ ィ ズ層 1 3 - c 上へ流れ る に と どま り 、 該 メ タ ラ イ ズ層 1 3 の リ ー ド線接続部 1 3 — b ま で流れ至 る こ と は 。 . 従 っ て、 該素子固着部 1 3 - a に固着さ れた半導 体素子か ら導 出 さ れ る リ ー ド線は、 リ ー ド線接続部 1 3 — b に容易に接続す る こ と がで き 、 しか も 当 該 半導体装置の組立て後昇温を来た じて も饑材 2 1 の 流れ に よ る該 リ ー ド線の接続強度の低下 あ る は断 線を招来 しる 。
    [0057] そ して、 本発明の よ ] 好ま し 実施 に あ た っ て は 第 7 図 に示さ れ る よ う に気密封止用枠体 2 0 の 開 口 寸法 （ 図示実施例 に あ っ て は円形 口 2 0 — a におけ る直径 ） 及び分離領域 6 1 の大 き さ を、 該枠体 2 0 の 内壁が メ タ ラ イ ズ層 1 3 に設け られ る分離領域 6 1 の外側端 6 1 - よ も 内側 （ 素子側 ） と ¾ る よ う 決定す る 。 こ の よ う 構成 と すれば、 メ タ ラ イ ズ層 1 3 ― 。 上 ¾流れた 材 2 1 は該梓体 2 0 の 内 壁でその流れが完全に阻止さ れ、 前述の如 き 該镊材 の不要る 流れ に よ る 障害の発生を よ D 確実 に防止す
    [0058] O PI る こ と が で き る 。
    [0059] 以上の よ う に、 本発明 に よ れば、 絶縁基板上に形 成さ れ る メ タ ラ イ ズ層のパ タ ー ン樽成並びに気密封 止用封止部材の開 口寸法を選'択す る こ と に よ ！？ 、 '該 メ タ ラ イ ズ層 に固着さ れ る半導体素子部分か ら流れ る镙材が該 メ タ ラ ィ ズ層へ接続さ れ る リ ー ド線の接 続部へ到達する こ と を防止す る こ と がで き る 。
    [0060] した が っ て 、 該 メ タ ラ イ ズ層への リ 一 ド線の巷続 ¾容易に且つ高 信頼性を も っ て行 う こ とができ も っ て当該半導体装！:の信賴性を高め る こ と カ でき る 。 ま た、 該 メ タ ラ イ ス'層に ける半導体素子固着 部 と リ 一 ド線接続部 と は分離領域 ¾狭んで十分に近 づけ る こ と がて き るため、 当該半導体装置 ¾ よ D小 型に実現する こ と がで き る
    [0061] 更に加えて、 本発明 におけ る前記 メ タ ラ ィ ズ. »は素 子固着部 と リ ー ド線接続部 と が電気的に分離さ れ る も の て ¾ の て、 そ の表面への金鍍金処理等に何 ら の支障 も生 じ ¾ 。
    权利要求:
    Claims

    12
    請 求 の 範 囲
    1- 絶緣基板、 該絶緣基板上に形成さ れた メ タ ラ イ ズ層、 該 メ タ ラ イ ズ層上に鎩材に よ 固着された 半導体素子、 該半導体素子か ら導出さ れた リ 一 ド 線及び該半導体素子の周囲に配設された封止部材 と を有する半導体装置にお い て 、 前記 メ タ ラ イ ズ 層は封止部材の有する 開口 の内側にお て半導体 素子固着部 と リ ― ド線接続部 と に分離されて い る こ と を特徵とする半導体装置。
    2. 半導体素子固着部 と リ 一 ド籲接続部 と の間には 非 メ タ ラ イ ズ部か ら る分離領域が配設さ れて ¾ る請求の範囲第 1 項記載の半導体装置。
    3. 封止部材は、 絶縁性枠体か ら る る請求の範囲第 1 項記載の半導体装置。
    4. 半導体素子は、 G a A s 電界効杲 ト ラ ン ジ ス タ て あ る請求の範囲第 1 項記載の半導体装置。
    5. メ タ ラ ィ ズ層へ接続され る リ ー ド線は、 G a A s 電界効果 ト ラ ン ジ ス タ の ソ ー ス電極カゝ ら導出さ 'れ る請求の範囲第 1 項記載の半導体装置。
    类似技术:
    公开号 | 公开日 | 专利标题
    US9620390B2|2017-04-11|Method of making a semiconductor device having a functional capping
    CN103258803B|2016-06-22|半导体元件及其制造方法
    US9620471B2|2017-04-11|Power semiconductor package with conductive clips
    TWI571186B|2017-02-11|形成整合被動元件的半導體裝置和方法
    US5436203A|1995-07-25|Shielded liquid encapsulated semiconductor device and method for making the same
    KR101484494B1|2015-01-20|반도체 디바이스 및 사전에 제조된 커넥터를 패키징하는 방법
    US6002165A|1999-12-14|Multilayered lead frame for semiconductor packages
    CN101720504B|2012-01-04|具有凹洞板互联的半导体封装
    DE102004014444B4|2018-07-26|Halbleiteranordnung mit mehreren Substraten
    US6856007B2|2005-02-15|High-frequency chip packages
    CN102543772B|2016-03-02|结合晶片级不同尺寸半导体管芯的方法和半导体器件
    US6882030B2|2005-04-19|Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate
    US5723904A|1998-03-03|Packaged semiconductor device suitable to be mounted and connected to microstrip line structure board
    TWI499030B|2015-09-01|在矽穿孔插入物中形成開放孔穴以包含在晶圓級晶片尺寸模組封裝的半導體晶粒之半導體裝置和方法
    CN102810507B|2017-03-01|半导体器件和使用引线框本体形成开口的方法
    US5355016A|1994-10-11|Shielded EPROM package
    US6625028B1|2003-09-23|Heat sink apparatus that provides electrical isolation for integrally shielded circuit
    TWI399836B|2013-06-21|晶圓級晶片尺寸封裝及製造方法
    US6495915B1|2002-12-17|Flip chip package of monolithic microwave integrated circuit
    CN101996895B|2015-05-13|半导体器件及其制造方法
    CN102290329B|2016-03-02|形成具有lc滤波器和ipd滤波器的rf fem的半导体器件和方法
    JP3644662B2|2005-05-11|半導体モジュール
    JP4443325B2|2010-03-31|弾性表面波装置
    TWI497679B|2015-08-21|半導體封裝件及其製造方法
    US6343019B1|2002-01-29|Apparatus and method of stacking die on a substrate
    同族专利:
    公开号 | 公开日
    EP0026788A1|1981-04-15|
    EP0026788A4|1983-06-17|
    JPS55120152A|1980-09-16|
    EP0026788B1|1986-12-30|
    US4392152A|1983-07-05|
    DE3071877D1|1987-02-05|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JPS495386B1|1969-09-02|1974-02-06|||
    JPS4835269U|1971-08-31|1973-04-27|||
    JPS5227653Y2|1972-12-11|1977-06-23|||US4825282A|1985-01-30|1989-04-25|Fujitsu Limited|Semiconductor package having side walls, earth-bonding terminal, and earth lead formed in a unitary structure|GB1200375A|1967-09-15|1970-07-29|Texas Instruments Ltd|Transistors and headers|
    US3801881A|1971-10-30|1974-04-02|Nippon Electric Co|Packaged semiconductor device including a housing in the form of a rectangular parallelepiped and ceramic rectangular base member|
    JPS5548700B2|1973-01-30|1980-12-08|||
    US3886505A|1974-04-29|1975-05-27|Rca Corp|Semiconductor package having means to tune out output capacitance|
    US3986196A|1975-06-30|1976-10-12|Varian Associates|Through-substrate source contact for microwave FET|
    JPS611894B2|1975-12-12|1986-01-21|Nippon Electric Co||EP0086724A3|1982-02-16|1985-04-24|FAIRCHILD CAMERA &amp; INSTRUMENT CORPORATION|Integrated circuit lead frame with improved power dissipation|
    US4541005A|1982-04-05|1985-09-10|Motorola, Inc.|Self-positioning heat spreader|
    FR2567695B1|1984-07-10|1986-11-14|Thomson Csf|Structure d'un etage d'amplificateur equilibre fonctionnant en hyperfrequences|
    JPS6132452A|1984-07-25|1986-02-15|Hitachi Ltd|Lead frame and electronic device using it|
    EP0180906B1|1984-11-02|1989-01-18|Siemens Aktiengesellschaft|Wellenwiderstandsgetreuer Chipträger für Mikrowellenhalbleiter|
    DE59010921D1|1990-01-31|2001-06-21|Infineon Technologies Ag|Chipträger für ein Mikrowellen-Halbleiterbauelement|
    JP2800566B2|1991-07-23|1998-09-21|日本電気株式会社|電界効果トランジスタおよび高周波信号発振器および周波数変換回路|
    JP3907743B2|1995-05-11|2007-04-18|ローム株式会社|半導体装置|
    US5939781A|1996-09-26|1999-08-17|Texas Instruments Incorporated|Thermally enhanced integrated circuit packaging system|
    法律状态:
    1980-09-18| AK| Designated states|Designated state(s): US |
    1980-09-18| AL| Designated countries for regional patents|Designated state(s): DE FR GB SE |
    1980-10-22| WWE| Wipo information: entry into national phase|Ref document number: 1980900500 Country of ref document: EP |
    1981-04-15| WWP| Wipo information: published in national office|Ref document number: 1980900500 Country of ref document: EP |
    1986-12-30| WWG| Wipo information: grant in national office|Ref document number: 1980900500 Country of ref document: EP |
    优先权:
    申请号 | 申请日 | 专利标题
    JP79/27303||1979-03-09||
    JP2730379A|JPS55120152A|1979-03-09|1979-03-09|Semiconductor device|DE8080900500T| DE3071877D1|1979-03-09|1980-02-29|Semiconductor device|
    [返回顶部]